![Foto de ELISARDO](/img/nophoto.png)
ELISARDO
ANTELO SUAREZ
Investigador no período 1998-2023
Tese doutoral
-
Algoritmos y arquitecturas CORDIC con aritmética redundante para procesamiento de alta velocidad 1995
Universidade de Santiago de Compostela
Teses dirixidas (2)
-
New hardware support for transactional memory and parallel debugging in multicore processors 2013
Universidade de Santiago de Compostela
Orosa Nogueira, Lois
-
High-performance decimal floating point units 2009
Universidade de Santiago de Compostela
Tribunais de teses (5)
-
Vogal do tribunal
Uso eficiente de aritmética redundante en fpgas 2013Universidad de Córdoba (ESP)
Ortiz López, Manuel Agustín
-
Vogal do tribunal
Hardware solutions ofr range reduction and elementary functions computation 2011Universidad de Málaga
Jaime Rodríguez, Franciso José
-
Secretario do tribunal
Mejora de los algoritmos de latencia variable para el cálculo de la división, la raíz cuadrada y sus recíprocos 2009Universidade de Santiago de Compostela
Piso Fernández, Daniel
-
Secretario do tribunal
División and square root for mobile and scientific computing markets 2007Universidade de Santiago de Compostela
HOLIMATH, VIJAYKUMAR
-
Secretario do tribunal
Algorithms and architectures for elementary function computation 2003Universidade de Santiago de Compostela
Piñeiro Riobó, José Alejandro