A dc I-V model for short-channel polygonal enclosed-layout transistors

  1. López, P.
  2. Hauer, J.
  3. Blanco-Filgueira, B.
  4. Cabello, D.
Revista:
International Journal of Circuit Theory and Applications

ISSN: 1097-007X,  0098-9886

Ano de publicación: 2009

Volume: 37

Número: 2

Páxinas: 163-177

Tipo: Artigo

DOI: 10.1002/CTA.537 GOOGLE SCHOLAR

Obxectivos de Desenvolvemento Sustentable

Fonte de datos: Scopus